

HiDiTingV100 硬件

用户指南

文档版本 00B01

发布日期 2025-06-05

前言

概述

本文档提供模组管脚列表、模组单板设计指导及板级关键器件选型指导建议，对客户如何成功实现模组板级设计给出指导。

产品版本

与本文档相对应的产品版本如下。

产品名称	产品版本
HiDiTing	V100

读者对象

本文档主要适用于以下工程师：

- 技术支持工程师
- 产品硬件开发工程师
- CAD 设计工程师

符号约定

在本文中可能出现下列标志，它们所代表的含义如下。

符号	说明
 危险	表示如不避免则将会导致死亡或严重伤害的具有高等级风险的危害。
 警告	表示如不避免则可能导致死亡或严重伤害的具有中等级风险的危害。
 注意	表示如不避免则可能导致轻微或中度伤害的具有低等级风险的危害。
须知	用于传递设备或环境安全警示信息。如不避免则可能会导致设备损坏、数据丢失、设备性能降低或其它不可预知的结果。 “须知”不涉及人身伤害。
 说明	对正文中重点信息的补充说明。 “说明”不是安全警示信息，不涉及人身、设备及环境伤害信息。

修改记录

文档版本	发布日期	修改说明
00B01	2025-06-05	第一次临时版本发布。

目 录

前言.....i

1 模组管脚定义1

1.1 管脚类型说明 1

1.2 管脚数量统计(TBD)..... 2

1.3 管脚描述 (TBD) 3

1.3.1 RF 接口 3

1.3.2 PWR 电源管脚 3

1.3.3 上电检测管脚 4

1.3.4 时钟管脚 4

1.3.5 ADC 管脚 5

1.3.6 音频信号管脚 5

1.3.7 音频电源管脚 6

1.3.8 MIPI 信号管脚 6

1.3.9 数字电源管脚 7

1.3.10 GND 管脚 7

1.3.11 数字管脚 7

2 原理图设计指导.....12

2.1 电源参考设计 12

2.1.1 模组电源方案参考设计 12

2.1.2 芯片电源外围器件选型 (TBD) 21

2.2 时钟参考设计 22

2.2.1 CAT1 芯片参考时钟 22

2.2.2 BT 芯片参考时钟..... 24

2.2.3 GNSS 芯片参考时钟	25
2.3 下载调测接口 (TBD)	26
2.4 射频参考设计 (TBD)	27
2.5 接口参考设计 (TBD)	27
2.5.1 GPIO 接口	27
2.5.2 QSPI 接口	27
2.5.3 I2C 接口	28
2.5.4 UART 接口	29
2.5.5 SPI 接口	30
2.5.6 EMMC 接口	31
2.5.7 SDIO 接口	31
2.5.8 MIPI 接口	32
2.5.9 PWM 接口	32
2.5.10 ADC 接口	32
2.5.11 I2S 接口	33
2.5.12 PDM 接口	34
2.5.13 模拟 AMIC 接口	34
3 PCB 设计指导(TBD)	36
3.1 PCB 叠层	36
3.2 PCB 布局	37
3.3 电源走线注意要点	37
3.4 通流参考	37
3.5 RF 设计指导	39
3.6 晶体设计指导	39
3.7 其他信号约束	39
3.8 地处理	39
4 封装(TBD)	40
4.1 概述	40
4.2 封装视图	40
5 热设计建议	42

5.1 极限工作环境	42
5.2 芯片结温要求	43
5.3 模组封装热阻(TBD)	43
5.4 电路热设计参考	44
6 焊接工艺建议	45
6.1 无铅回流焊工艺参数要求	45
6.2 混合回流焊工艺参数要求	48
7 潮敏参数	50
7.1 存放与使用	50
7.2 重新烘烤	51
8 关键器件选型	53
8.1 BUCK 功率电感及电容选型	53
8.2 带通滤波器选型	54
8.3 XO 选型	55
8.4 Nor Flash 选型	55
8.5 Nand Flash 选型	56
A 缩略语	57

插图目录

图 2-1 射频及模拟部分电源方案参考	12
图 2-2 数字及音频部分电源方案参考	13
图 2-3 BUCK 电路方案参考	14
图 2-4 显示、MEM、AON 部分电源方案参考	14
图 2-5 供电关系方案参考	15
图 2-6 上电检测方案参考	16
图 2-7 IO 电平 1.8V 参考电路示意图	17
图 2-8 VDD_BAT&PVDD_DIG&PVDD_ANA 参考电路	18
图 2-9 VDDIO 电源参考电路	19
图 2-10 DIG BUCK 外围电路	20
图 2-11 ANA BUCK 外围电路	20
图 2-12 射频供电电源	21
图 2-13 使用 Crystal 作为参考时钟的电路示意图	23
图 2-14 外挂 Crystal 方案参考	24
图 2-15 RTC 时钟设计参考	25
图 2-16 TCXO 设计参考	26
图 2-17 SWD 调测接口设计参考	26
图 2-18 Nor Flash 参考设计	28
图 2-19 I2C 接口	29
图 2-20 UART 接口参考设计	29

图 2-21 SPI 接口设计参考 30

图 2-22 EMMC 接口设计 31

图 2-23 SDIO 接口参考..... 32

图 2-24 ADC 使用场景 33

图 2-25 I2S 接口参考 33

图 2-26 PDM 接口参考 34

图 2-27 AMIC 参考设计..... 35

图 4-1 模组封装示意图..... 41

图 5-1 JEDEC 标准的 4 层 PCB 参数 44

图 6-1 无铅回流焊接工艺曲线..... 46

图 6-2 热电偶安装示意图 47

表格目录

表 1-1 管脚 I/O 类型和电平类型说明..... 1

表 1-2 管脚数量统计 2

表 1-3 管脚列表 3

表 1-4 电源管脚列表 3

表 1-5 上电检测管脚列表 4

表 1-6 时钟接口管脚列表 5

表 1-7 ADC 管脚列表 5

表 1-8 音频信号管脚列表 5

表 1-9 音频电源管脚列表 6

表 1-10 MIPI 显示信号管脚列表 6

表 1-11 数字电源管脚 7

表 1-12 GND 管脚列表 7

表 1-13 数字管脚描述 8

表 2-1 芯片电源外围器件 BOM..... 22

表 2-2 Crystal 电气特性要求..... 23

表 2-3 32MHz 晶体电气特性要求 24

表 3-1 通流参考 37

表 5-1 极限工作环境参数 42

表 5-2 芯片的结温要求..... 43

表 5-3 芯片热阻 43

表 6-1 无铅回流焊工艺参数 46

表 6-2 IPC/JEDEC 020D 中的无铅器件封装体耐温标准 47

表 6-3 混装回流焊工艺参数表 48

表 6-4 IPC/JEDEC 020D 中的有铅器件封装体耐温标准 48

表 7-1 车间寿命（暴露时间）参照表 50

表 7-2 重新烘烤参考表 52

表 8-1 带通滤波器选型主要参数 54

Draft

1 模组管脚定义

- 1.1 管脚类型说明
- 1.2 管脚数量统计(TBD)
- 1.3 管脚描述 (TBD)

1.1 管脚类型说明

模组为 LGA 封装，120 个引脚，管脚 I/O 类型和电平类型如表 1-1 所示。

表1-1 管脚 I/O 类型和电平类型说明

类型	说明
I	数字管脚，普通输入端口。
O	数字管脚，普通输出端口。
I _{PU}	数字管脚，带有内部上拉的输入端口。
I _{PD}	数字管脚，带有内部下拉的输入端口。
I _{ANA}	模拟管脚，输入端口。
O _{ANA}	模拟管脚，输出端口。
I _{O_{RF}}	RF 管脚，输入输出端口。
I _{PWR}	电源管脚，输入端口。
O _{PWR}	电源管脚，输出端口。

1.2 管脚数量统计(TBD)

各功能管脚数量信息如表 1-2 所示。

表1-2 管脚数量统计

管脚类别	数量
BT 接口	TBD
RF 电源	TBD
模拟电源	TBD
PWR 电源	TBD
时钟接口	TBD
ADC	TBD
音频电源	TBD
音频模拟接口	TBD
MIPI 显示接口	TBD
MEM 电源	TBD
数字电源	TBD TBD
数字 IO	TBD
其他	TBD
GND	TBD
总计	TBD

 说明

TBD

1.3 管脚描述 (TBD)

本小节描述芯片的各个管脚，包括 RF、PWR、时钟、音频、MIPI、数字管脚、数字电源、地等。

1.3.1 RF 接口

RF 口如表 1-3 所示。

表1-3 管脚列表

管脚编号	管脚名称	类型	功能描述	电压
	CAT1_RFO	IO _{RF}	CAT1 射频接口。	
	BT_GNSS_RFO	IO _{RF}	BT 与 GNSS 合路射频 TX/RX 接口。	-

1.3.2 PWR 电源管脚

电源管脚如表 1-4 所示。包括部分模块内部 LDO 电源等。

表1-4 电源管脚列表

管脚编号	管脚名称	类型	功能描述	电压（典型值）

管脚编号	管脚名称	类型	功能描述	电压（典型值）

1.3.3 上电检测管脚

上电检测管脚如表 1-5 所示。

表1-5 上电检测管脚列表

管脚编号	管脚名称	类型	功能描述
	VBUS_SENSE	IPWR	上电检测，充电开机专用管脚，上升沿有效。 高电平有效范围： 0.8V<VBUS_SENSE<1.8V
	PWRON_N	IPWR	上电检测，按键开机专用管脚，下降沿有效。

1.3.4 时钟管脚

时钟接口如表 1-6 所示。包含 32MHz 高速时钟晶体驱动管脚、32kHz 时钟晶体驱动管脚、时钟供电管脚以及时钟输出管脚。

表1-6 时钟接口管脚列表

管脚编号	管脚名称	类型	频率	电压（典型值）	功能描述

1.3.5 ADC 管脚

ADC 信号如表 1-7 所示。

表1-7 ADC 管脚列表

管脚编号	管脚名称	类型	功能描述

1.3.6 音频信号管脚

音频信号管脚如表 1-8 所示。。

表1-8 音频信号管脚列表

管脚编号	管脚名称	类型	功能描述
------	------	----	------

管脚编号	管脚名称	类型	功能描述

1.3.7 音频电源管脚

音频电源管脚如表 1-9 所示。

表1-9 音频电源管脚列表

管脚编号	管脚名称	类型	功能描述	电压（典型值）

说明

NC 管脚不能接 GND，悬空处理即可。

1.3.8 MIPI 信号管脚

MIPI 显示信号管脚如表 1-10 所示。芯片支持 1lane MIPI 显示接口，高速数字 IO 口。

表1-10 MIPI 显示信号管脚列表

管脚编号	管脚名称	类型	电平标准	功能描述
	MIPI_CLK_P	O	满足 DSI 接口协议。	MIPI 显示接口 CLK 正。
	MIPI_CLK_N	O	满足 DSI 接口协议。	MIPI 显示接口 CLK 负。
	MIPI_D0_P	IO	满足 DSI 接口协议。	MIPI 显示接口 DATA0 正。

管脚编号	管脚名称	类型	电平标准	功能描述
	MIPI_D0_N	IO	满足 DSI 接口协议。	MIPI 显示接口 DATA0 负。

1.3.9 数字电源管脚

数字电源管脚如表 1-11 所示。

表1-11 数字电源管脚

管脚编号	管脚名称	类型	功能描述	电压（典型值）

1.3.10 GND 管脚

GND 管脚如表 1-12 所示。

表1-12 GND 管脚列表

管脚名称	管脚编号	功能描述

1.3.11 数字管脚

有 x 个数字管脚，通用数字接口：GPIO、QSPI 接口、UART 接口、SPI 接口、I2C 接口、SDIO 接口、时钟输入输出接口、PWM 接口、BT/WLAN 共存等，还可复用为 ADC 接口等。

表1-13 数字管脚描述

[illegible]

[illegible]

[illegible]

[illegible]

2 原理图设计指导

- 2.1 电源参考设计
- 2.2 时钟参考设计
- 2.3 下载调测接口 (TBD)
- 2.4 射频参考设计 (TBD)
- 2.5 接口参考设计 (TBD)

2.1 电源参考设计

本小节介绍模组内部电源参考设计。

2.1.1 模组电源方案参考设计

BT 芯片电源方案参照图 2-1 ~ 图 2-6 设计，原理图设计时必须采用相同方案。

图2-1 射频及模拟部分电源方案参考




图2-2 数字及音频部分电源方案参考




图2-3 BUCK 电路方案参考





图2-4 显示、MEM、AON 部分电源方案参考



供电关系如图 2-5 所示，板级面积紧张时亦强烈建议保留以下电阻，方便回板后低功耗测试。

图2-5 供电关系方案参考






图2-6 上电检测方案参考



GNSS 芯片电源方案参照图 2-6 设计，原理图设计时必须采用相同方案。

IO 电平 1.8V，原理图参考设计如图 2-7 所示。

图2-7 IO 电平 1.8V 参考电路示意图




CAT1 芯片电源方案参照图 2-1 ~ 图 2-6 设计。

VBAT 给芯片的 VDD_BAT、PVDD_DIG、PVDD_ANA 三个管脚供电，详细要求如下：

- VDD_BAT：部分 LDO 和 PMU 其他电源的功率输入管脚，电压 2.5V ~ 4.8V，滤波电容 C401 需要靠近芯片 A13 管脚。
- PVDD_DIG：DIG Buck 功率电源输入管脚，电压 2.5V ~ 4.8V，滤波电容 C402 需要靠近芯片 A14 管脚，但是可以选择不焊接。
- PVDD_ANA：ANA Buck 功率电源输入管脚，电压 2.5V ~ 4.8V，滤波电容 C403 需要靠近芯片 A12 管脚。


VBAT 的参考电路如图 2-8 所示。

图2-8 VDD_BAT&PVDD_DIG&PVDD_ANA 参考电路




其中 D401 470pF 主要用于加强 ESD 防护，用户可根据实际应用场景来决定是否需要此电容，或者自行对 TVS 进行选型。

图2-9 VDDIO 电源参考电路




芯片内集成的 DIG BUCK 主要为芯片内各数字电路供电，外围电路如图 2-10 所示。

图2-10 DIG BUCK 外围电路



芯片内集成的 ANA BUCK 主要给芯片内模拟电路及部分内置的 LDO 供电，外围电路如图 2-11 所示。


图2-11 ANA BUCK 外围电路



射频主要由 1.0V 和 1.7V 两个电源域供电，公共通路上需要放置一个 2.2uF 电容，每个供电管脚需要单独放置一个 220nF 退偶电容（其中 VDD_1P0_RXDCO、

VDD_1P7_CKPLL 可以放置), PCB 建议从源端开始走星型走线。参考电路如图 2-12 所示。

图2-12 射频供电电源



说明

- VUBUS_SENSE 为充电开机上电检测管脚，上升沿有效。高电平有效范围： $0.8V < VBUS_SENSE < 1.8V$ ，通过电阻分压方式实现上电开机功能。
- POWON_N 为按键开机上电检测管脚，下降沿有效。需设置上拉电阻，电源域选择 VDDIO_AON，通过按键实现开机功能。

2.1.2 芯片电源外围器件选型 (TBD)

芯片电源部分外围阻容感器件 BOM 如表 2-1 所示，请参照表中给定参数进行器件选型。

表2-1 芯片电源外围器件 BOM

部件序号	名称	使用数量	位号	封装
1	SMD 陶瓷电容-4V-2200nF-±20%-X5R-0201	12pcs		
2	SMD 陶瓷电容-25V-0.47nF-±10%-X5R-0201	3pcs		
3	SMD 陶瓷电容-6.3V-10000nF-±20%-X5R-0402	7pcs		
4	大容量陶瓷电容-4V-1000nF-±20%-X5R-0201	22pcs		
5	低压低容陶瓷电容-6.3V-100nF-±10%-X5R-0201	2pcs		
6	SMD 陶瓷电容-16V-10NF-±10%-X7R-0402	2pcs		
7	功率电感-2.2μH-20%-1.1A-0.264Ω-2.0*1.6*1.0mm-0806-1.2A	2pcs		
8	片式厚膜电阻器-0.05W-4.7Ω-±5%-0201	1pcs		

说明

功率电感参数含义：1.1A 为额定电流最大值，1.2A 为饱和电流最大值。


2.2 时钟参考设计

本小节介绍时钟参考设计。

2.2.1 CAT1 芯片参考时钟

在使用外部晶体时，电路结构如图 2-13 所示。

图2-13 使用 Crystal 作为参考时钟的电路示意图



外部 Crystal 电气特性的要求如表 2-2 所示。

表2-2 Crystal 电气特性要求

参数	符号	最小值	典型值	最大值	单位	备注
标称频率	f	-	26/32	-	MHz	-
频率偏差	FL	-10	-	+10	ppm	在+25±2℃ 范围内测试。
温度频差	TC	-15	-	+15	ppm	在-40℃ ~ +85℃范围内测试。
等效电阻	ESR	-	-	60	Ω	-
负载电容	CL	-	7	-	pF	-
工作温度	T	-40	-	+85	℃	-

说明

由于晶体个体差异，频率偏差会有不同，但都会在产线进行频率校准，这里对常温 25℃ 下的初始频偏不做过多约束，取通用值 $FL \leq \pm 10\text{ppm}$ 。

晶体频率随负载电容的调整步进：


- $TS < 20\text{ppm/pF}$ ，该指标一般不写入器件手册，选型时需要和厂家再确认。

2.2.2 BT 芯片参考时钟

芯片需要外部 32MHz 参考时钟，用于产生内部工作需要的高速时钟以及 BT 射频的参考时钟。

芯片支持 Crystal 和外部高精度时钟（模拟时钟）两种参考时钟输入模式，默认采用 32MHz Crystal 晶体来提供高速参考时钟。电路结构如图 2-14 所示。

图2-14 外挂 Crystal 方案参考



对外部晶体电气特性的要求如表 2-3 所示。

表2-3 32MHz 晶体电气特性要求

参数	符号	最小值	典型值	最大值	单位	备注
标称频率 (Nominal Frequency)	f	-	32	-	MHz	-
初始频差 (Frequency Tolerance)	L _m	-10	-	10	ppm	典型范围。
频率-温度特性 (Frequency Stability)	f _{tem}	-20	-	20	ppm	-30°C ~ +85°C
等效串阻 (Equivalent Series Resistance)	R	-	-	50	Ω	影响噪声性能。
负载电容 (Load)	CL	-	8.2 ^[1]	-	pF	影响频

参数	符号	最小值	典型值	最大值	单位	备注
Capacitance)						偏。


说明

[1]: 在使用外部 Crystal 时, 外接负载电容 8.2pF 为建议值, 需要根据板级实测来调整频偏, 确保常温不会超过 $\pm 10\text{ppm}$, 整个工作温度范围内频偏不超过 $\pm 20\text{ppm}$ 。

2.2.3 GNSS 芯片参考时钟

芯片可采用无源晶体或者由 HOST 提供时钟, ①若由无源晶体提供时钟, 需要接在芯片的 RTC_I 和 RTC_O 引脚, 无需片外电容和反馈电阻, 参考设计如图 2-15 所示, 电平范围为 1.5-1.8V, 建议 1.8V。②若由 HOST 提供时钟, 要求时钟电平为 1.8V。


图2-15 RTC 时钟设计参考



- RTC_I、RTC_O 是时钟输入输出管脚, 时钟线容易产生射频干扰, 应远离 RF 模块。
- 晶体就近芯片放置, 晶体下方禁止走敏感或干扰源信号线。

芯片需要外接一个 26M 或 38.4M 的 TCXO 晶振作为 GNSS 的参考时钟源。在使用外部 TCXO 时, 芯片可以提供 TCXO 电源 (VDD_XLDO), 电压支持 1.8V 和 3.3V。TCXO 输出时钟需要做 AC 耦合, 推荐隔直电容大小为 1nF。对 TCXO 晶振的规格要求见“6 关键器件规格”。

图2-16 TCXO 设计参考




- 外部 TCXO 远离噪声源和快速温变热源，如 RF PA、RFIC、PMU 等。
- TCXO 远离 RF、天线端放置。
- TCXO 时钟走线全程包地处理。
- 对于多层板，TCXO 晶振正下方的 GND 挖空至少一层，有利于减小 GND 上热影响。

2.3 下载调测接口（TBD）

芯片提供多种调测接口，包括 SWD、UART 等接口。默认下载调测接口的分配方案如下：

- 通常情况下，HSUART（High-Speed UART）用于加载，UART1 用于信息打印。波特率范围[115200,2000000]，BurnTool 烧录版本使用波特率 2M，串口调试工具通常使用波特率 115200。
- HSUART 为空片下载接口，必须留有测试点；UART1 建议预留测试点。
- SWD 接口为 1.8V 电平，需要 10kΩ 下拉电阻，预留测试点，如图 2-17 所示。对接 JLINK 仿真器的接口电平**必须**为 1.8V。

图2-17 SWD 调测接口设计参考



2.4 射频参考设计 (TBD)

2.5 接口参考设计 (TBD)

2.5.1 GPIO 接口

芯片有 116 个普通 IO 口，每个都可以配置为 GPIO 模式。用于生成或采集特性应用的输出或输入信号。

GPIO 每个管脚可以独立配置为输入或者输出。


- 作为输入管脚时，可作用为中断源。
- 作为输出管脚时，每个 GPIO 都可以独立地清 0 或置 1。

2.5.2 QSPI 接口

芯片支持 3 路 QSPI 接口，其中默认 QSPI0 对接 NorFlash；QSPI1 默认对接 NandFlash；QSPI2 默认对接屏幕。接口速率请参见《芯片用户指南》的“6.8.3 工作方式”章节内容。

NorFlash/NandFlash 进行电路设计时，WP、CS、HOLD 管脚要配置上拉电阻。CLK 管脚需要预留 pF 级滤波电容。以 NorFlash 为例，其参考设计如图 2-18 所示，NandFlash 同理。QSPI2 接屏幕仅要求 CS 配置上拉电阻。

图2-18 Nor Flash 参考设计



说明


NorFlash 上拉电阻使用的电源 VDD_AUX_OUT1 为器件供电电源。NandFlash 使用的上拉电源应当与其供电电源一致。

2.5.3 I2C 接口

芯片提供 4 路 I2C 接口，都支持 Master 和 Slave。4 路 I2C 支持的基本特性请参见《芯片用户指南》的“6.3.2 功能描述”章节内容。

以 I2C0 为例，典型电路如图 2-19 所示。

图2-19 I2C 接口




说明

- I2C 上拉电压 VDD 和 I2C 外设 VDD 供电须保持一致，防止电压不一致导致电源通过 IO 管脚漏电。
- 为确保可靠性，慎用 I2C 的 SCL、SDA 可自动识别的器件选型，推荐使用固定 I2C 管脚定义的器件。

2.5.4 UART 接口

芯片 MCU 有两路 UART (UART1、HSUART) 用于对接外设，接口速率请参见《芯片用户指南》的“6.2.1 工作方式”章节内容。根据不同的使用场景，UART 分配方案请参见“2.4 射频参考设计 (TBD)”。以四线 UART 为例，其接口设计如图 2-20 所示。

图2-20 UART 接口参考设计



说明

示意图仅表示连线关系。

2.5.5 SPI 接口


芯片提供 3 路支持多片选的 SPI 接口，其中 SPI0、SPI1 支持 2 路片选，SPI2 支持 1 路片选。接口速率请参见《芯片用户指南》的“6.5.2 功能描述”章节内容。

说明

SPI 相关数据线不支持 Master、Slave 数据方向自动切换。

以 SPI0 接口，且对端设备片选信号低有效为例，其接口设计如图 2-21 所示。

图2-21 SPI 接口设计参考



说明


SPI 上拉电压 VDD 和 SPI 外设 VDD 供电须保持一致，防止电压不一致导致电源通过 IO 管脚漏电。

2.5.6 EMMC 接口

- 芯片支持 10 线 EMMC 接口，接口速率请参见《芯片用户指南》的“6.10.2 功能描述”章节内容。
- CMD、D0 管脚增加上拉电阻，CLK 管脚增加 pF 级滤波电容，其余管脚不作要求。
- 外部的 EMMC 存储芯片，不使用的通信 DATA 口可悬空处理。
- 外部的 EMMC 存储芯片，RST_N 信号建议进行上拉处理。

以两路供电 EMMC 芯片为例：VCC 电源为 3.3V，VCCQ 电源为 1.8V。具体参考 EMMC 器件手册，硬件设计时需满足其电源上电时序，典型设计如图 2-22 所示。

图2-22 EMMC 接口设计




说明

上拉电压 VCCQ 和 EMMC 外设 VCCQ 供电须保持一致，防止电压不一致导致电源通过 IO 管脚漏电。

2.5.7 SDIO 接口

支持 1 组 SDIO 接口，仅支持 Master 模式，接口速率请参见《芯片用户指南》的“6.6.2 功能描述”章节内容。上下拉电阻的设置根据对端器件使用要求进行设计，板级空间充裕的情况下，建议 CMD 管脚、D0~D3 管脚预留上拉电阻，CLK 管脚预留 pF 级滤波电容，如图 2-23 所示。

图2-23 SDIO 接口参考



说明

上拉电压 VCC 和外设 VCC 供电须保持一致，防止电压不一致导致电源通过 IO 管脚漏电。

2.5.8 MIPI 接口

- 支持 2lane 的 MIPI 显示接口和 1Lane 的 MIPI 显示接口。
- 由于高速接口可能带来辐射，建议预留共模电感，抑制辐射。
- 外设屏幕送出的帧同步信号 DSI_TE，必须接到对应的复用管脚上，不能作为普通输入信号处理。

2.5.9 PWM 接口

芯片可以同时输出 4 组不同的互补输出 PWM 信号：PWMN0/PWMP0、PWMN1/PWMP1、PWMN2/PWMP2、PWMN3/PWMP3，具体复用管脚可参考“1.3.11 数字管脚”。

2.5.10 ADC 接口


芯片支持 8 个 ADC 管脚，均为单端 ADC 输入接口。VDD_AUX_OUT0 为 ADC 参考源，可作为外部 ADC 信号输入参考源，不能给外部器件供电。

集成 AUXADC，12bit 精度，主要应用于电压检测场景。ADC 采样速率越高，对外部电路驱动能力要求越强。

推荐外置 BUFFER 作为 ADC 的输入源。如果需要使用分压采样的方式，建议预留对地的电容 10nF。其中对于高精度场景需求，上拉电阻 R1 和下拉电阻 R2 的并联值建议 $< 100k\Omega$ （随着对采样速率增加，阻值需对应降低）。

典型使用场景如图 2-24 所示。

图2-24 ADC 使用场景




2.5.11 I2S 接口

芯片支持 2 路 I2S 接口，支持 Master 和 Slave 功能。支持 16bit、20bit、24bit、32bit 可变字长操作。采样速率支持 8kHz、16kHz、32kHz、48kHz、96kHz、192kHz。

SmartPA 可选用商用芯片，配置接口使用 I2C，数字信号选择 I2S 信号，如图 2-25 所示。

图2-25 I2S 接口参考



说明


为防止 I2S 工作异常，软件配置上 I2S_CLK/I2S_WS/I2S_DI/I2S_DO 需要遵循如下操作：

- 芯片上电初始化时，保持接口为上拉。
- 复用为 I2S 功能时，推荐配置接口为下拉（其中 I2S_DI 需要根据对端器件选择上拉/下拉）。
- 业务使用时，接口不做上下拉配置。
- 业务结束后，配置接口为输入下拉 I_{PD}。

2.5.12 PDM 接口

支持 1 组 PDM 接口支持对接 DMIC 器件，对接两个 DMIC。PDM 数据和时钟信号复用到 GPIO 管脚。通过 L/R 选择管脚区分两个声道，器件建议使用芯片 AVDD_1P8_OUT 电源供电，如图 2-26 所示。

图2-26 PDM 接口参考



2.5.13 模拟 AMIC 接口


支持 2 路模拟 MIC 输入，模拟 MIC 输入为差分信号。

MIC 器件与芯片端须加隔直电容，隔直电容必须选用 2.2μF 及以上规格。如果选用 2.2μF 电容，需要约束电容的有效容值为±20%（容值以 LCR 仪器测试结果为准）。如模拟 MIC 为单端连接方式，芯片 MIC N 端通过隔直电容接地。

为保证信号质量，建议：

- MIC 器件的偏置电源输入处放置去耦电容，建议 100nF+33pF 组合。
- 放置在射频天线区域的 MIC，在音频输出管脚处需预留串联电感的位置，用于抑制 EMI (Electromagnetic Interference) 干扰。
- 芯片侧 MIC 差分输入信号线上增加 33pF 滤波电容，如果走线穿越射频区域，两边都需预留 33pF 电容。
- 当 MIC 在副板时，在主板侧 BTB 连接器旁的 MIC 信号和 MIC 偏置电压上需增加 33pF 滤波电容。

图2-27 AMIC 参考设计



3

PCB 设计指导(TBD)

- 3.1 PCB 叠层
- 3.2 PCB 布局
- 3.3 电源走线注意要点
- 3.4 通流参考
- 3.5 RF 设计指导
- 3.6 晶体设计指导
- 3.7 其他信号约束
- 3.8 地处理

3.1 PCB 叠层

模组内芯片管脚数较多，PCB 阶数建议 2 阶及以上，层数根据实际情况评估。

3.2 PCB 布局

3.3 电源走线注意要点

3.4 通流参考

Layout 走线通流请参考表 3-1。

表3-1 通流参考

管脚编号	管脚名称	参考通流 (mA)

[illegible]

3.5 RF 设计指导

3.6 晶体设计指导

3.7 其他信号约束

3.8 地处理

Draft

4 封装(TBD)

4.1 概述

4.2 封装视图


4.1 概述

模组封装尺寸 30mm×16.5mm，管脚间距为 1.2mm，器件高度 Normal 1.95mm。

4.2 封装视图

模组封装示意图如图 4-1 所示。

图4-1 模组封装示意图



5 热设计建议

- 5.1 极限工作环境
- 5.2 芯片结温要求
- 5.3 模组封装热阻(TBD)
- 5.4 电路热设计参考

5.1 极限工作环境

须知

超过极限工作环境参数数值，可能导致芯片物理损伤。

极限工作环境参数如表 5-1 所示。

表5-1 极限工作环境参数

参数	符号	最小值	最大值	单位
环境温度	T _A	-30	85	℃
焊接温度	T _P	-	260	℃
极限结温	T _{JMAX}	-30	125	℃

说明

- 极限工作环境参数仅用于评估，不用于实际应用。

- Ta 温度范围内只保证基础功能，本文中体现的最优 RF 性能仅适用-10°C ~ +55°C温度范围。

5.2 芯片结温要求

须知

- 芯片的极限结温的最大值为 125°C，任何条件下芯片的结温都不能大于该数值。
- 芯片的长期工作结温的最大值为 105°C，正常工作条件下芯片的结温应该小于该数值。
- 在短期工作条件下，芯片可以容忍超过 105°C（长期工作结温的最大值）而小于 125°C（极限结温的最大值）的高温，但长时间工作在超过 105°C（长期工作结温的最大值）结温下会导致芯片寿命缩减。
- 根据 GR-63-CORE 标准，短期工作条件定义为每次持续时间不超过 96 小时，并且每年累计时间不超过 15 天。

表5-2 芯片的结温要求

封装形式	正常工作结温下限(°C)	长期工作最大结温(°C)	短期工作上限结温(°C)	破坏性最大结温(°C)	生命周期定义
FCCSP	-30	105	125	125	5 年

5.3 模组封装热阻(TBD)

热阻基于 JEDEC JESD51-2 标准给出，应用时的系统设计及环境可能与 JEDEC JESD51-2 标准不同，需要根据应用条件作出分析。

表5-3 芯片热阻

参数	符号	数值	单位
Junction-to-ambient thermal resistance	θ_{JA}	-	°C/W
Junction-to-case thermal resistance	θ_{JC}	10.88	°C/W

参数	符号	数值	单位
Junction-to-top center of case thermal resistance	Ψ_{JT}	-	$^{\circ}\text{C/W}$
Junction-to-board thermal resistance	θ_{JB}	6.89	$^{\circ}\text{C/W}$

 说明

热阻为仿真值，用于初步的热仿真评估。

上述封装热阻参数仿真环境是 JEDEC 标准的 4 层 PCB，如图 5-1 所示。

图5-1 JEDEC 标准的 4 层 PCB 参数



5.4 电路热设计参考

结合产品结构和热设计，器件布局建议如下：

- 单板上大功耗且易产生热量的器件要均匀分布，避免局部过热，影响器件可靠性和散热效率。
- 合理设计结构，保证产品内部与外界有热交换途径。
- 对单板关键发热器件充分进行极端应用场景的温升测试，确保器件在安全的温度范围内长期可靠工作。
- 必要情况下，关键发热器件可以增加散热片，进一步提升散热效果。

6 焊接工艺建议

【目的】

本章提供了客户在使用芯片 SMT（Surface Mounted Techonlogy）时各温区温度基本设置的参数建议。

【适用范围】

HiDiTing 产品。

【基本信息】

提供给客户端的产品均为 RoHS 产品，即均是 Lead-free（无铅）产品；本章主要介绍客户端在使用芯片做回流焊时的工艺控制：无铅工艺和混合工艺。

【回流焊工艺控制】

定义说明：

- 芯片：给客户的芯片均为 RoHS 产品，均满足无铅要求。
- 无铅工艺：所有器件（主板/所有 IC/电容电阻等）均为无铅器件，并使用无铅锡膏的纯无铅工艺。


6.1 无铅回流焊工艺参数要求

6.2 混合回流焊工艺参数要求

6.1 无铅回流焊工艺参数要求

无铅回流焊接工艺曲线如[图 6-1](#) 所示。

图6-1 无铅回流焊接工艺曲线



无铅回流焊工艺参数如表 6-1 所示。

表6-1 无铅回流焊工艺参数

区域	时间	升温速率	峰值温度	降温速率
预热区（40℃ ~ 150℃）	60 ~ 150 s	≤2.0℃/s	-	-
均温区（150℃ ~ 200℃）	60 ~ 120 s	< 1.0℃/s	-	-
回流区（> 217℃）	60 ~ 90 s	-	230℃ ~ 260 °C	-
冷却区（Tmax ~ 180℃）	-	-	-	1.0℃/s≤Slope ≤4.0℃/s

说明

- 预热区：温度由 40℃ ~ 150℃，温度上升速率控制在 2℃/s 左右，该温区时间为 60s ~ 150s。
- 均温区：温度由 150℃ ~ 200℃，稳定缓慢升温，温度上升速率小于 1℃/s，且该区域时间控制在 60s ~ 120s（注意：该区域一定缓慢受热，否则易导致焊接不良）。
- 回流区：温度由 217℃ ~ Tmax ~ 217℃，整个区间时间控制在 60s ~ 90s。
- 冷却区：温度由 Tmax ~ 180℃，温度下降速率最大不能超过 4℃/s。
- 温度从室温 25℃升温到 250℃时间不应该超过 6 分钟。
- 该回流焊曲线仅为推荐值，客户端需根据实际生产情况做相应调整。

- 回流时间以 60 ~ 90 s 为目标，对于一些热容较大无法满足时间要求的单板可将回流时间放宽至 120s。封装体耐温标准参考 IPC/JEDEC J-STD-020D 标准，封装体测温方法参考 JEP 140 标准。


IPC/JEDEC J-STD-020D 标准，封装体测温方法按照 JEP 140 标准要求：IPC/JEDEC 020D 中的无铅器件封装体耐温标准如表 6-2 所示。

表6-2 IPC/JEDEC 020D 中的无铅器件封装体耐温标准

Package Thickness	Volume mm ³ < 350	Volume mm ³ 350 ~ 2000	Volume mm ³ > 2000
< 1.6mm	260°C	260°C	260°C
1.6mm ~ 2.5mm	260°C	250°C	245°C
> 2.5mm	250°C	245°C	245°C

JEP140 推荐：对于厚度较小的器件，测量封装体温度时，直接将热电偶贴放在器件表面，对于厚度较大的器件，在器件表面钻孔埋入热电偶进行测量。由于量化器件厚度的要求，推荐全部采用在封装体表面钻孔埋入热电偶的方式（特别薄器件，无法钻孔除外）。如图 6-2 所示。

图6-2 热电偶安装示意图



说明

- 在组件下面安装热电偶时，最好先钻一个孔，然后穿过孔安装热电偶。
- 安装热电偶时，尽量避免线接触到孔内的铜层，这样才能得到欲测位置的温度。
- 热电偶安装到组件上表面时，应使用少量的隔热胶或者隔热带（Kapton）。

6.2 混合回流焊工艺参数要求

回流焊接过程中，如果出现器件混装现象，应首先保证无铅器件的正常焊接。具体要求如表 6-3 所示。

表6-3 混装回流焊工艺参数表

数值要求		有铅 BGA	无铅 BGA	其它器件
预热区 (40℃ ~ 150℃)	时间	60 ~ 150 s		
	升温斜率	< 2.5℃/s		
均温区 (150℃ ~ 183℃)	时间	30 ~ 90 s		
	升温斜率	< 1.0℃/s		
回流区 (> 183 °C)	峰值温度	210℃ ~ 240℃	220℃ ~ 240℃	210℃ ~ 245℃
	时间	30 ~ 120 s	60 ~ 120 s	30 ~ 120 s
冷却区 (Tmax ~ 150 °C)	降温斜率	1.0℃/s ≤ Slope ≤ 4.0℃/s		

说明

以上工艺参数要求均针对焊点温度。单板上焊点最热点和最冷点均需要满足以上规范要求。

曲线调制中，还需要满足单板上元器件的封装体耐温要求。封装体耐温标准按照 IPC/JEDEC J-STD-020D 标准，封装体测温方法按照 JEP 140 标准。

IPC/JEDEC 020D 中的有铅器件封装体耐温标准如表 6-4 所示。

表6-4 IPC/JEDEC 020D 中的有铅器件封装体耐温标准

Package Thickness	Volume mm ³ < 350	Volume mm ³ ≥350
< 2.5mm	235℃	220℃
≥2.5mm	220℃	220℃

体积计算中不计入器件焊端（焊球，引脚）和外部散热片。

JEP140 标准规定测量封装体温度方法同无铅工艺，请参见“[6.1 无铅回流焊工艺参数要求](#)”小节的详细说明。

Draft

7 潮敏参数

- 7.1 存放与使用
- 7.2 重新烘烤

7.1 存放与使用

【使用范围】

DiTing 模组的存放和使用。

【存放环境】

建议产品真空包装存放，存放温度范围：大于等于-40℃，小于等于 150℃。推荐存放在 25℃的环境温度下。

【存储期限】 (shelf life)

存放环境<30℃/60% RH 下，真空包装存放，存储期限 (shelf life) 不少于 12 个月。

【车间寿命】 (floor life)

在环境条件<30℃/60%下，拆封后的暴露时间参考表 7-1。

表7-1 车间寿命（暴露时间）参照表

潮湿敏感等级 (MSL)	车间寿命	标准（暴露）环境条件
1	无限	≤30℃/85%RH
2	1 年	≤30℃/60%RH

潮湿敏感等级 (MSL)	车间寿命	标准（暴露）环境条件
2a	1 月	
3	1 周	
4	72 小时	
5	48 小时	
5a	24 小时	
6	使用前必须烘烤，且必须在标签要求的时间内进行回流焊接	

【潮敏产品的使用】

产品在 $\leq 30^{\circ}\text{C}/60\%\text{RH}$ 下连续或累计暴露超过 2 个小时，建议进行重新烘烤后再真空干燥包装。

产品在 $\leq 30^{\circ}\text{C}/60\%\text{RH}$ 下暴露累计没有超过 2 个小时，可以不用重新烘烤，但要更换新的干燥剂，进行真空干燥包装。

本产品的潮敏参数等级为 3 级。

📖 说明

本文没有提到的存储及使用原则，请直接参考 JEDEC J-STD-033A。

7.2 重新烘烤

【适用产品】

所有 DiTing 模组（潮敏产品）

【使用范围】

需要重新烘烤的芯片（潮敏产品）

【重新烘烤参考表】

表7-2 重新烘烤参考表

芯片厚度	MSL 潮敏等级	烘烤 125°C	烘烤 90°C/≤5% RH	烘烤 40°C/≤5% RH
≤1.4mm	2a	3h	11h	5day
	3	7h	23h	9day
	4	7h	23h	9day
	5	7h	24h	10day
	5a	10h	24h	10day
≤2.0mm	2a	16h	2day	22day
	3	17h	2day	23day
	4	20h	3day	28day
	5	25h	4day	35day
	5a	40h	6day	56day
≤4.5mm	2a	48h	7day	67day
	3	48h	8day	67day
	4	48h	10day	67day
	5	48h	10day	67day
	5a	48h	10day	67day

说明

- 此表中显示的均是受潮后，必须的最小的烘烤时间。
- 重新烘烤优先选择低温烘烤。
- 详细情况请参考 JEDEC。

8 关键器件选型

本章提到的关键器件，指的是器件参数会直接影响产品的关键性能、电源效率、系统可靠性等关键指标，客户要遵循以下器件选型建议。

8.1 BUCK 功率电感及电容选型

8.2 带通滤波器选型

8.3 XO 选型

8.4 Nor Flash 选型

8.5 Nand Flash 选型

8.1 BUCK 功率电感及电容选型

芯片的功率电感选型，直接影响到 BUCK 电源的纹波、效率及环路可靠性。

功率电感选型要求：

- 额定电感量： $2.2\mu\text{H} \pm 20\%$ @1MHz
- 额定电流： $\geq 1.2\text{A}$
- $\text{DCR} \leq 236\text{m}\Omega$

BUCK 输出 $10\mu\text{F}$ 电容，总体要求如下：

- 选择单体 $10\mu\text{F}$ 电容。
- 额定容量： $10\mu\text{F} \pm 20\%$ 。
- 电容耐压 $\geq 6.3\text{V}$ 。
- 温度范围：X5R 或 X7R。

- ESR 越小越好。

8.2 带通滤波器选型

带通滤波主要用于抑制带外杂散及阻塞，关键参数选型要求如表 8-1 所示供参考。

表8-1 带通滤波器选型主要参数

参数	工作条件	单位	最小值	典型值	最大值	备注
Frequency range	-	MHz	2402.5	2442	2481.5	-
Band width	-	MHz	-	79	-	-
Operating temperature range	-	°C	-30	-	85	-
Input terminating impedance	-	Ω	-	50	-	-
Output terminating impedance	-	Ω	-	50	-	-
Insertion loss	ch0 ~ ch26	dB	-	2.7	5.0	-30°C ~ +85°C
	ch27 ~ ch44	dB	-	1.6	2.5	
	ch45 ~ ch78	dB	-	2.7	5.0	
Amplitude ripple	2402.5 ~ 2481.5 MHz	dB	-	0.7	2.0	-30°C ~ +85°C
VSWR (Input)	2402.5 ~ 2481.5 MHz	-	-	1.5	2.0	-30°C ~ +85°C
VSWR (Output)	2402.5 ~ 2481.5 MHz	-	-	1.5	2.0	-30°C ~ +85°C
Absolute attenuation	699 ~ 960 MHz	dB	35	44	-	-
	1425 ~ 2170 MHz	dB	35	39	-	-
	2300 ~	dB	46	49	-	-

参数	工作条件	单位	最小值	典型值	最大值	备注
	2370 MHz					
	2370 ~ 2380 MHz	dB	20	46	-	-
	2496~2500 MHz	dB	10	39	-	-30°C ~ +20°C
			20		-	+20°C ~ +85° C
	2500 ~ 2505 MHz	dB	23	61	-	-30°C ~ -10°C
			30		-	-10°C ~ +25°C
			42		-	+25°C ~ +85° C
	2505 ~ 2570 MHz	dB	47	52	-	-30°C ~ -20°C
			50		-	-20°C ~ +85°C
	2505 ~ 2690 MHz	dB	41	44	-	-
	4900 ~ 5805 MHz	dB	30	43	-	-
	7200 ~ 7500 MHz	dB	30	39	-	-

8.3 XO 选型

XO 器件选型要求请参见 “2.2 时钟参考设计” 章节。

8.4 Nor Flash 选型

单芯片 SPI Nor Flash 基本要求：

- 支持单线 SPI 及 4 线 QSPI 接口。
- 主芯片 NorFlash 接口最高工作速率 88.4MHz。

- 根据实际应用规模进行容量选型：大于等于 64Mbit。
- 工作电压：1.8V (1.7V ~ 1.95V)。
- Tpwd: Timing 要求下电后最少持续 100 μ s 后才能再次上电。
- 时序参数要求： $t_{DVCH} \leq 3.96\text{ns}$ ； $t_{CHDX} \leq 4.56\text{ns}$ ； $t_{CLQV} \leq 7.1\text{ns}$ ； $t_{CLQX} \geq 0\text{ns}$ 。
- 支持 4KB sector/32KB block/64KB block/chip ERASE。
- Flash ID 唯一。

8.5 Nand Flash 选型

单芯片 SPI Nand Flash 基本要求：

- 支持单线 SPI 及 4 线 QSPI 接口。
- 主芯片 NandFlash 接口最高工作速率 40MHz。
- 根据实际应用规模进行容量选型：推荐 1Gbit。
- 工作电压：1.8V (1.7V ~ 1.95V)。
- IO 驱动可调：优选 IO 的 Driver strength 有多档位可调。
- 时序参数要求： $t_{DVCH} \leq 4.3\text{ns}$ ； $t_{CHDX} \leq 4.39\text{ns}$ ； $t_{CLQV} \leq 20\text{ns}$ ； $t_{CLQX} \geq 0\text{ns}$ 。
- Flash ID 唯一。

说明

t_{CLQV}/t_v ：Clock Low to Output Valid/输出延迟时间。

t_{CLQX}/t_{HO} ：Output Hold Time/数据输出保持时间。

t_{DVCH}/t_{DSU} ：Data in setup time/数据输入建立时间。

t_{CHDX}/t_{DH} ：Data in hold time/数据输入保持时间。

A 缩略语

A		
ADC	Analog-To-Digital Converter	模数转换器
AMIC	Analog Microphone	模拟麦克风
AON	Always ON	常电
B		
BT	Bluetooth	蓝牙
E		
EMI	Electromagnetic Interference	电磁干扰
EMMC	Embedded Multimedia Controller	嵌入式多媒体控制器
G		
GPIO	General Purpose Input/Output	通用输入输出
H		
HSUART	High-Speed UART	高速通用异步收/发器
I		
I2C	The Inter-Integrated Circuit	I2C 总线

IC	Integrated Circuit	集成电路
IPC	Inter-Processor Communication	核间通信
J		
JEDEC	Joint Electron Device Engineering Council	联合电子设备工程委员会
L		
LDO	Low Dropout Regulator	低压差线性稳压器
M		
MCU	Micro Controller Unit	微控制单元
MEM	Memory	存储器件
P		
PCB	Printed Circuit Board	印刷电路板
PWM	Pulse Width Modulation	脉宽调制
Q		
QSPI	Queued SPI	队列串行外设接口
R		
RC	Resistance-Capacitance circuits	电路或复位电路
RF	Radio Frequency	射频
RH	Relative Humidity	相对湿度
S		
SDIO	Secure Digital Input/Output	安全数字输入输出接口
SIMO	Single-Input Multiple-Output	单收多发

SMT	Surface Mounted Techonlogy	表面贴装技术
SPI	Synchronous Peripheral Interface	串行外设接口
SWD	Serial Wire Debug	串行线调试
U		
UART	Universal Asynchronous Receiver & Transmitter	通用异步收发器

Draft